A5プロセッサー(32nm?)と省電力技術

1080p対応の新型Apple TVや値下げされたiPad 2でA5プロセッサーは32nm製造プロセスを採用かと報道があり少し、驚かさせられた。（これはCPUのX線写真でダイ部分の面積を計算した結果が根拠のようだ）

それにしても消費電力が増加した新型iPadではなく、省電力化のメリットがよりすくないApple TVがターゲットになった点である。

Aside from being a dual core processor, there was one more big surprise for us at Chipworks. Not only did Apple roll out a new processor that was not what it was advertised to be, but it also snuck in a new process technology for the manufacturing of this new A5. The previous generation A5, part number APL0498, was manufactured on Samsung Semiconductors’ 45 nm LP CMOS process. This new A5 processor is manufactured on Samsung’s new 32 nm high-k metal gate, gate first, LP CMOS process technology.

Blogs | TechInsights

また、CPUのティアダウン分析以外にRestoreイメージから、新型番を示す文字列が見つかっているのも大きな証拠らしい。

To quell any possible naysayers, I grabbed the "iPad2,4_5.1_9B176_Restore" image a while ago, opened it up, and inspected the kernelcache for references to S5L8942, which there are.

Apple's iPad 2,4 also uses 32nm A5 S5L8942 SoC

やはり、CPUの省電力化とCPUコアあたりのコスト低減には製造プロセスの微細化が必要という事なのか。

そういえば、ずいぶん前にAppleが米半導体設計会社のP.A.Semiを買収したというニュースがあったが、その技術はこのプロセッサーにも生かされているのかな？

気になったので当時の記事を読み直してみると、当時理解できなかったP.A.Semiの省電力技術の特徴について多少理解が進んだ。しかし、P.A.Semiの技術がA5にどこまで活かされたかは、読み取れないなあ。

ブロック毎に電源を供給し、電圧自体も変化させる

マイクロプロセサを構成する回路をCPUコア，キャッシュ，入出力インタフェース回路など機能別に分け，別々に電源を供給する形にした。さらに電源電圧を動的に下げる機構を加えた。電源電圧は通常，1.1Vであるが，高速で動作する回路に関しては状況に応じて0.8Vといった電圧に下げて駆動する。こうすることで，リーク電流の影響を抑えられ，消費電力が下がる。

クロック・ゲーティング

PWRficientではチップ全体を2万5340の要素に分けてクロックの供給を制御する。なお，2005年10月にPWRficientの技術を始めて明らかにした際には，要素の数を1万5000としていたが，実際の製品では粒度をさらに細かくした。（当時で、他社製品では数百から数千程度が普通）

米P.A. Semi, Inc., President and CEOのDan Dobberpuhl氏が来日し，同社のマイクロプロセサ「PWRficient」で使われた電力低減技術について2007年2月21日に横浜市内で講演した。

「こうやって物理法則を超えた」P.A.Semi社の著名エンジニアが低消費電力プロセサの技術を解説 | 日経 xTECH（クロステック）